晶界层陶瓷电容器的界面与电学性能

一、实验目的

1. 学习和了解陶瓷晶界层电容器的研究方法；

2. 学习以CaCu3Ti4O12为例高温介电性能测试方法；

3. 掌握综合陶瓷的XRD相分析、SEM形貌表征，对CCTO的介电性能的影响因素进行分析。

二、实验原理

陶瓷晶界层电容器(Boundary Layer Capacitor)，巧妙地利用了晶界的性质来提高自身的性能。制备工艺一般采用固相法球磨备料，二次烧成或在控制气氛下一次烧成。也可利用晶界偏析的办法来形成晶界层，无需涂覆绝缘膏浆和第二次烧成，仅需在空气中一次烧成。

TiO2陶瓷BLC具有以下优点：(1)有效ε高，为103量级，在现有陶瓷电容器中是最高的；(2)体系单纯；(3)工艺简便。特别有意义的是用晶界偏析法比二次烧成法更有利于制备比电容较大的独石晶界层电容器。

CaCu3Ti4O12（CCTO）具有非常高的介电常数(常温、kHz频率下达104)、低的损耗和较高的热稳定性，是一种性能优异的高介电常数材料。

当陶瓷在高温下烧结时，其会偏析出TiO2相，分布于陶瓷的境界处。这是因为陶瓷的境界处晶格发生一定的扭曲，离子空位比较多。把陶瓷电镜照片、XRD图谱和陶瓷的介电性能结合起来分析，可以推断是TiO2的偏析增加了境界处的绝缘能力，因此宏观上提高了陶瓷的介电常数。为什么在高温度下烧结的陶瓷中会存在TiO2相？在相对低温比如1000℃下烧结的陶瓷的XRD图谱中已经没有出现TiO2峰了，当烧结温度升高到相对高的温度比如1100，这时就会出现TiO2。这意味着或许在CCTO中也存在这种现象，少量的Cu位被Ti所取代。在合成温度时，由于要满足电荷平衡，Cu元素就会发生价态的改变，由Cu2+变成Cu+，在冷却降温时Cu+又会被氧化成Cu2+而放出一个电子给Ti的3d轨道。

4422443 Ca2(Cu123xCu12xTix)3Ti4O12Ca(Cu1xTix)3(Ti46xTi6x)O12x的数量值可以解释观察到的半导电性。通常这么小的数量值是不能被XRD

数据说侦测到的。在高温下，Cu2+转变成Cu+是很常见的。在空气气氛中CuO转变成Cu2O的反应温度在1300K，刚好在烧结陶瓷的温度范围之内。 三、仪器和试剂

阻抗分析仪、X射线衍射仪、SEM

四、实验步骤

1. 将烧结好的陶瓷先用粗砂纸打磨lh去掉边缘的毛刺，再用细砂纸打磨lh以获得光滑的表面，放入装有无水乙醇的烧杯中，用超声波清洗机清洗15分钟，去掉表面的杂物，得到光滑干净的表面。最后在陶瓷表面涂上导电银胶，于180℃烘干lh，得到陶瓷的电极，进行电性能测试。

2. 对不同温度下烧成的试样进行了常温性能测试，用万用电桥测量了电容量和介质损耗；用超高电阻仪测量了绝缘电阻。

3．在老师的指导下，分别使用XRD、SEM对CCTO粉体进行物相表征，进行综合分析。

五、实验结果和处理

1．烧结温度时电性能的影响 T(℃) 1000 1100 1200 ε(1kHz) at RT Tanδ at RT ε(1kHz) at 100oC tanδ(1kHz) at 100oC 随着烧结温度T的升高，介电常数ε＿＿，而绝缘电阻率ρ和介电损耗tanδ＿＿。 2．物相分析

随着T＿＿，晶粒尺寸＿＿，气孔率＿＿，结构趋于＿＿。 六、思考题

1．介电性能与温度、频率的关系? 2．晶界杂相对介电性能的影响? 3．讨论晶界层电容器的形成机理？