实验5 计数器及其应用

一、实验目的

1．学习用集成触发器构成计数器的方法。 2．掌握中规模集成计数器的使用及功能测试方法。

3．运用集成计数器构成1/N分频器。 二、实验原理

计数器是数字系统中必不可少的组成部分，它不仅可用来记录输入脉冲的个数，还常用作分频、程序控制及逻辑控制等。

计数器种类很多。按构成计数器中的各触发器是否使用一个计数脉冲源来分，有同步计数器和异步计数器。按计数器的进制分，通常分为二进制计数器，十进制计数器和任意进制计数器。按计数的增减分类，又分为加法、减法和可逆计数器。另外还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及管脚的排列，就能正确地运用这些器件。 1．用D触发器构成异步二进制加／减计数器

图7-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T′触发器，再由低位触发器的Q′端和高一位的CLK端相连接。

>>>>Q3Q2Q1Q0R′DQ

QQQCLKQ′CLKQ′CLKQ′CLKQ′DDDD图7－1 四位二进制异步加法计数器

若将图7-1稍加改动，即将低位触发器的Q端与高一位的CLK端相连接，即构成了一个4位二进制减法计数器。

2．中规模十进制计数器

74LS160是同步十进制加法计数器，它具有预置数、异步置零和保持等功能，其引脚排列如图7-2所示。

图中：(LD)′―预置数控制端 D0~D3―数据输入端 C―进位输出端

―异步清零（复位）端 EP和ET―工作状态控制端（使能端） R′DQ0~Q3―数据输出端 CLK―计数脉冲

- 22 -

16 15 14 VCC C Q0 表7-1 74LS160功能表

13 12 11 Q1 Q2 10 9 CLK × (LD)′ EP R′D0 1 1 1 1 × 0 1 1 1 ET 工作状态 置零 预置数 保持 保持(但C=0) 计数 Q3 ET (LD)′× × × × 0 × 1 1 0 1 74LS160 ↑ D3 R′D CLK D0 D1 D2 × EP GND 1 2 3 4 5 6 7 8 × ↑ 图7-2 74LS160引脚排列

表7-1给出了74LS160各控制端为不同取值时电路的工作状态。

3．实现任意进制计数器

任意进制计数器M可利用已有的N进制计数器经过外电路的不同连接方式得到。当Ma． 用置零法获得任意进制计数器

置零法适用于有置零输入端的计数器。对于有异步置零输入端的计数器，是在N进制计数器计数到M时，通过与非门产生低电平信号加到异步置零端R′，将N进制计数器置“0”，即获得MD进制计数器。而对于有同步置零输入端的计数器，必须等下一个时钟信号到达后，才能将计数器置零，所以在连接电路时有所区别。 b．利用置数法获得任意进制计数器

利用74LS160的同步预置功能，从计数循环中的任何一个状态置入适当的数值而跳跃N-M个状态，即得到M进制计数器。此方法仅适用于有预置功能的计数器。

图7-3是分别利用置零法和置数法接成的六进制计数器。

CLKR′DD0D1D2Q0Q1Q2Q3EPETC1Q0Q1Q2Q3EPETC174LS160(LD)′74LS1601(LD)′CLKR′D1D3D0D1D2D3

（a）置零法 （b）置数法

图7―3 六进制计数器 当M>N时，可采用多片N进制计数器级联的方法。

a．串行进位方式：即以低位片的进位输出信号作为高位片的时钟输入信号。如图7-4为由两片74LS160构成的六十进制计数器。

第（1）片计到9（1001）时C端输出变为高电平，经反相器后使第（2）片的CLK端为低电平。

- 23 -

下个计数脉冲到达后，第（1）片计为0（0000）状态，C端跳回低电平，经反相后使第（2）片的CLK端产生一个正跳变，于是第（2）片计入1。

第（2）片用置零法接成六进制计数器。计数脉冲由第（1）片CLK端加入，整个计数器从全0状态开始计数，当计入60个脉冲时，经与非门产生的低电平信号立刻将两片计数器同时置零，完成六十进制计数器。

11Q0Q1Q2Q3EPET(LD)′Q0Q1Q2Q3EPET(LD)′74LS160(2)CLKC74LS160(1)CLKR′DD0D1D2D3R′DD0D1D2D3 图7－4 串行进位方式构成的六十进制计数器

b．并行进位方式：即以低位片的进位输出信号作为高位片的工作状态控制信号（计数器的使能端），两片的CLK输入端同时接时钟脉冲信号。图7-5是采用并行进位方式整体置数法构成的六十进制计数器。

图7－5 整体置数法构成的六十进制计数器

(LD)′11Q0Q1Q2Q3R′DETEPCCLKQ0Q1Q2Q3EPETR′D74LS160(2)74LS160(1)D0D1D2D3(LD)′CLKD0D1D2D3CLK三、实验设备与器件

1．＋5V直流电源 2．计数脉冲源 3．单次脉冲源 4．逻辑电平开关

5．逻辑电平显示器 6．六位十六进制LED译码显示器

7．双踪示波器 8．74LS74、74LS160×2、74LS00、74LS04 四、实验内容

1．用74LS74 D触发器构成4位二进制异步加法计数器

(1) 按图7-1接线，R′接至逻辑电平输出插孔，将低位CLK端接单次脉冲源，输出端Q3、Q2、DQ1、Q0接逻辑电平显示输入插孔， S′接高电平“1”。 D - 24 -

(2) 清零后，逐个送入单次脉冲，观察并列表记录 Q3～Q0的状态。 (3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。

（4）将图7-1电路中的低位触发器的Q端与高一位的CLK端相连接，构成减法计数器，按实验内容（2）、（3）、（4）进行实验，观察并列表记录Q3～Q0的状态。 2．测试74LS160同步十进制加法计数器的逻辑功能

按图7-2，将清零端R′、置数端(LD)′、数据输入端D3 、D2、D1、D0 分别接逻辑电平输出插D孔，输出端Q3、Q2、Q1、Q0接实验装置中的六位十六进制LED译码显示器输入相应的插孔Di 、Ci、Bi、Ai；进位端C接逻辑电平显示输入插孔，计数脉冲由单次脉冲源提供。按表7-1逐项测试并判断该集成块的功能是否正常。结果记入自拟表格中。

3．按图7-3所示连线，并测试用置零法和置数法两种方法接成的六进制计数器。结果记入自拟表格中。

4．保留上述用置零法和置数法接成的六进制计数器电路，按图7-4和图7-5完成六十进制计数器。结果记入自拟表格中。

5．用74LS160自行设计一个77进制计数器。画出电路图，列出表格，填入测试结果。 五、实验预习要求 1．复习有关计数器内容。

2．拟出各实验内容所需的测试记录表格。 3．熟悉实验所用各集成块的引脚排列图。 六、实验报告要求及思考题

1．画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 2．总结使用集成计数器的体会。

- 25 -