Ｉ专题报道Ｉ Ｆｅａｔｕｒｅ Ｒｅｐｏｒｔ 从直流到宽带的高速模拟 信号链设计 ＩＡＤＩ公司ｌ ｌＲｏｂ Ｒｅｅｄｅｒ 目前 往转换器领域风头 盛的是ＧｓＰ ｓ 源前端设计，因＿为用丁将化 耦俞到转换器的 ＡＤＣ一也称ＲＦ ＡＤＣ。凭借市场Ｌ采样速率如此 无源 端和巴伦本身就已交流耦合。本文以 高的转换器，奈奎斯特频率与五年前相比提高 实际系统解决方案＿为例，溉述了共模信号的重 了１０倍。关于使用ＲＦ ＡＤＣ的优势，以及如何使 要性，以及如何正确对放大器前端进行电平转 用它们进行设计斤以如此高的速率捕ｊ欠数据， 换。 人们进行了人量的讨论。感谢ＪＥＳＤ２０４ｘ联盟。 但是人们似乎忘了一件事情，即低直流信号。 高性能模数转换器（ＡＤＣ）之前的输入配置 共模：概述 或者前端设讣，对于文现所需的系统性能非常 由于对共模参数及其与设备之问的关联缺 关键。通常重点在丁捕获宽带频率，例如大于 乏了解，客户仍然会提出许多技术支持问题。 １ ＧＨｚ的宽带频率。然而，在某 应用中，也需 ＡＤＣ数据表指定了模拟输入的共模电压要求。 要直流或近直流信号，并且受到最终用户的欢 关于这片面没有太多详细信息，但为了以满量 迎，因为它们也可以传输重要信息。冈此，通 程实现额定ＡＤＣ性能，必须保持适 的前端偏 过优化整体前端设计来捕获直流和宽带信号需 置。 要直流耦合前端，该直流耦合前端一直连接到 集成缓冲器的ＡＤＣ通常具有内部偏置共模 高速转换器。 （ＣＭ）电平，此电 是电源的一、 加上：：极管 考虑到应用的本质，将需要开发一个有 压降（ＡＶＤＤ／２＋Ｏ．７ Ｖ）。不需要外部电路对此 电路进行偏置，但必须保持 模电平才能正确 图１差模与共模信号示例。 使用转换器。对于无缓冲的（，Ｆ父电容输入） 转换器，戈模偏置通常是模拟电源的 半，即 ＡＶＤＤ／２。可通过多种方式由外部提供。 分转 换器具有一个专用引脚，允许设计人员通过，Ｌ 个与模拟输入相连的电阻术提供偏置。或者， 设计人员ｎ１以将内部偏置连接纠变压器的中心 抽头，或者可以使用电阻分 器分离模拟电源 （电阻从模拟输入的每个端脚连接刮ＡＶＤＤ和接 地）。在使用转换器的ＶＲＥＦ＇Ｊｌ脚之前，请查阅 制造商的数据手册或咨询 用支持小组，囚为 ２０１ ６．１］ Ｃ删Ｉ专题报道ｌ Ｆｅａｔｕｒｅ Ｒｅｐｏｒｔ 产生增益和失调误差，使总体测量性能下降。 转换器可能过早削波，或者根本不会削波，因 １．ＯＶ 图２用于放大器，转换器前端的交流耦合与直流耦合应用示例 为转换器达不到满量程。在转换器之前连接放 大器时，共模偏置尤其重要，特别是当应用需 Ｄｅｇ 。ｅｓ 要直流耦合时。查看放大器的数据手册技术规 ｖＮ ０．５Ｖ ｖｃ。＝ 、Ｉｊ【（１）＝ＶｐＩ‘ｘ ｓｉｎ（ｗ ＋ｖｃＭ 、『ｐ（ｑ＝０．５ ｘ ｓｉｎ ｑ＋１ Ｖ。Ｖｎ（ｔ）＝－０．５ ｘ ｓｉｎ忡ｑ＋１ Ｖ Ｖｄｍ（ｔ）＝Ｖｐ【Ｉ）一ｖｎ（ｔ） ＝０．５ ｘ ｓｉｎ（ｗｑ＋１ Ｖ一 ５ ｘ ｓｉｎ【ｗ ４－１、，）＝１ ｘ ｓｉｎ（ｗ ２ Ｏｒ ＝１ ｘ ｓｉｎ【Ｗ日ａｔ９ｏ。＝＋１ Ｖ ▲Ｔ●●●● －０．５Ｖ ＝１ ｘ ｓｉｎ【Ｗ ａｔ２７０ ＝－１ Ｖ １ Ｏ ｐ ＝２Ｖ Ｐ－Ｐ 一１。ＯＶ 图３放大器和转换器之间的ＣＭ不匹配 ●Ｍ ８Ｍ １２Ｍ １６Ｍ ２０Ｍ ２｜Ｉ．Ｉ ２８Ｍ ３２Ｍ 篱Ｍ ０ —１５ —３０ ５ ３ －４５ ０ ・７５ ・９０ －１０５ —１２Ｏ －１３５ 钔１２ ８１１８ ８１２｜ Ｂ１∞ 越 翻●２ ８１柏 ８１５． 引６０ ７５∞ ‘姗 姗 １姗 ０ —１５∞ 一３ａ∞ －４５０Ｏ 一６０００ ・７５∞ 表１共模矩阵 应用 放大器 ＡＤＣ 注释 在ＤＳ指定的范围内设 确保放大器和ＡＤＣ ＣＭ 直流耦合 置ＶＯＣＭ。使用来自ＡＤＣ 不要提供ＣＭ偏 偏置在彼此的范围内。 ＶＲＥＦ／ＣＭＬ］Ｉ脚的分压器或缓 置 否则，不匹配可能会导 冲放大器。 致错误 将ＶＩＮ ＣＭ偏置设 １交流耦合（具有无 在ＤＳ指定的范围内设置 置为ＡＶＤＤ／２ ｛缓冲的ＡＤＣ） ＶＯＣＭ 使用分压器或其他 使用分压器或ＣＭＬ 在放大器的输出端提供 一些稳定的偏置点。 引脚 交流耦合电容 捏供ＣＭ偏置 交流耦合（具有缓 在ＤＳ指定的范围内设置 不要提供ＣＭ偏 冲的ＡＤＣ） ＶＯＣＭ。使用分压器或其他 置。ＶｌＮ引脚自偏 在放大器的输出端提供 一些稳定的偏置点。 置为ＡＶＤＤ／０ ７ ２＋ 交流耦合电容。 许多基准信息并未提供，不能在没有外部缓冲 器的情况 提供共模偏置。这很诱人，因为您 需要的ＣＭ电压很容易获得，但提醒一句一不要 这样做。 如果末提供或保持共模偏置，转换器将 ４２曰豆卿叵盈基础电子Ｉ ２０１６．１１ 格，确保放大器可以满足转换器的摆幅和共模 电源要求。转换器Ｅｔ益趋向采用更小的工艺尺 寸，因此需要更低的电源。使用１．８ Ｖ电源时， 如果需要直流耦合，则放大器需要０．９ Ｖ的共模 电压。使用３．３ Ｖ至５ Ｖ电源电压的放大器可能无 法保持那么低的电平，但是较新的低电压放大 器可以，或者设计人员可以使用分离电源并任 ＶＳＳ引脚上使用负供电轨。然而，这样做时，记 住其他引脚可能也需要连接到负供电轨。桕芙 信息请参考数据手册和／或咨询直接应用支持人 员 从直流到宽带的高速模拟信号 链设计 共模：定义 我们首先来看共模电压的定义。图１显示 了转换器如何查看差模与共模信号。ＣＭ电压 只是信号移动的中点一参见图１。您也可以将其 视为新中点或零代码一放大器，通常通过一个 ＶＯＣＭ￣ＪＩ脚或类似的器件，在输出端建立ＣＭ。 不过要小心，这些引脚也有一定的电流和电Ｊ 范围要求。最好查阅一下放大器数据手册，并 且／或者使用不会使电路内部的任何相邻电路或 基准点负荷过重的稳定偏置点。不要只足分接 一个转换器的基准电压弓Ｉ脚（ＶＲＥＦ），它通常是 转换器满量程的一半。可能无法提供充分的高 精度偏置。谨慎起见，也应查阅转换器数据手 册上的引脚技术规格。一般而言，电阻容差ｌ％ 的简单分压器和／或缓冲器驱动器之类，可正确 设置放大器的ＣＭ偏置。 在下面表１中简要列出了如何连接每个应用 的放大器和转换器，图２显示了一些正确的电路 Ｉ专题报道ｌ Ｆｅａｔｕｒｅ Ｒｅｐｏｒｔ 图４直流到ＷＢ放大器／转换器信号链示例。 … 将器件连接起来 了解共模和直流耦合之后，我们可以开始 毒一图５典型ＦＦＴ性能＠５０７ ＭＨｚ ＡＩＮ＠２５００ ＭＳＰＳ． ．椰枷ｊｒ Ｉ冉。艟晰懈 一 组建信号解决方案。例如，ＡＤＬ５５６７是双通道 差分放大器，增益为２０ ｄＢ。它具有４．８ ＧＨｚ带 宽，适合连接ＧＳＰＳ ＡＤＣ，例￣／ＩＡＤ９６２５，这是 １２位、２．５ ＧＳＰＳ转换器，具有ＪＥＳＤ２０４Ｂ ８通道 接口。图４所示为整体设置框图。 在显示的该配置中，前端接口针对宽带采 样进行了优化，同时保留信号的直流成分。由 于器件为＋５．５ Ｖ耐压。该设计使用＋３＿３ Ｖ和－２ Ｖ ＡＶＤＤ分离电源。这使得放大器的输出端和 ＡＤＣ的输入端之间共模简单对齐，两者均需在 ＡＩＮ＋和ＡＩＮ－保持＋０．５２５ Ｖ。同样，注意几个接 地使能的放大器引脚功能（Ｖｓｓ），单电源现强制 设置为－２ Ｖ供电（新Ｖｓｓ）。 示例。 ＣＭ电压输出很简单，但是弄清楚放大器输 入的共模需求可能有点麻烦。需要为接口做两 共模：已断开 如果未提供或保持共模偏置，转换器将产 生增益和失调误差，使获取的总体测量性能下 降。简单地说一转换器输出将如图３所示，或者 件事。第一，输入端ＣＭ电压需要配置为０ Ｖ， 否则，驱动放大器失调将使输出轨偏向一侧。 这将导致图３所描述的性能问题或更严重，一将 出现放大器和转换器信号链交流性能不佳。为 此，放大器输入端的每一侧都需要允许电流流 向地面，或该直流耦合案例中２ Ｖ。因此，在每 个放大器输入端添加２．２ ｋＱ的电阻来抑制失调电 流。 略有变化。输出频谱的形态将与过载满量程输 入相似。这意味着转换器的零点偏离中心，不 是最优。设计人员可能会发现转换器会较早削 波或者达不到转换器的满量程。最近，由于转 换器开始使用１．８ Ｖ电源和更低的电源，这一问 这是它的工作原理：放大器输出约为０．５２５ Ｖ，放大器输入ＣＭ电压为０ Ｖ。具有５００ Ｑ的内 部反馈电阻和约５０ Ｑ的输入电阻使得它看起来 有５５０ Ｑ；或在本例中，我们假设一个５０ Ｑ源电 阻与１００ Ｑ电阻并联，得到３３ Ｑ。再串联２０ Ｑ 增加到５３ Ｑ。这是串联了５００ Ｑ内部反馈电阻或 总计５５３ Ｑ。也就是形成了５００ Ｑ和５３ Ｑ的０．５２５ Ｖ电阻分压器。反过来，产生了９００ Ａ（或 ０．５２５／５５３）的电流。为将此分流至地面或新ＶＳＳ 或－２ Ｖ，添加２．２ ｋＱ电阻或－２ Ｖ／２．２ ｋｆｌ＝９００ Ａ。 题变得更为严重。这意味着模拟输入的ＣＭ偏置 为０．９ Ｖ或ＡＶＤＤ／２。并非所有的单电源放大器都 支持这样的低共模电压，同时还保持相对较好 的性能。但是，部分新型放大器已经适应此类 电压，并在市场上有售。因此，谨慎起见，需 查看哪些放大器可以用于您的新设计。并不是 任何旧款放大器都能使用，因为裕量可能非常 受限，并且内部晶体管可能会开始塌陷。如果 将双电源与放大器配合使用，大多数情况下应 该会有充足的裕量来实现适当的ＣＭ偏置。缺点 是增加了一个额外的电源一可能不标准的负电 第二，输入为单端输入且需要适当配置来保 持最佳性能，同时维持较低偶数阶失真。同样， 源，这意味着更多的器件和更高的成本。简单 的反相器电路有助于解决这一问题。 １００ Ｑ与５０ Ｑ源电阻有效并联，得到３３．３３ Ｑ戴维 ２０１６．¨ Ｃ删ｌ专题报道Ｉ Ｆｅａｔｕｒｅ Ｒｅｐｏｒｔ 图６典型交流频率扫描性能＠２５００ ＭＳＰＳ。 Ｑ），通常介于５ Ｑ和３６ Ｑ之间。 然后，选择放大器外部串联电阻 （ＲＡ）。如果放大器差分输出阻抗任１ｏ０ Ｑ ２００ ——八一 Ｑ范围内，ＲＡＩ；ｉｄ，于１０ Ｑ。如果放大器输出阻 暮 盎ｐＩ舌 ｓ＾ＩＮｓ 雷 ∞Ｐ）．ＰＩ’差昏ｌＩｖ 抗为１２ Ｑ或更低，ＲＡ应介于５ Ｑ和３６ Ｑ之间。 ～ 舢 ～ 此时，为ＡＤＬ５５６７选择ｌ０ Ｑ串联电阻和阻抗为 ｌＯ Ｑ的差分输出。 放大器输出的串联与并电阻应 ｊ Ｏ 卸４０ｏ ｅｏ０ ８０ｏ ’Ｏｏｏ １∞Ｏ １４０ｏ １ｅ∞ １８ｏＯ Ｆｒｅｑｕｔｍｏｙ ＩＭ№１ 放大器的表征负载（ＲＬ）接近。这里，图４电路中 图７典型通带平坦度性能和输入驱动电平。 为１６０ Ｑ，或２ ＲＡ＋２ ＲＫＢ＋ＲＡＤＣ＝２０＋４０＋ １００。ＡＤＬ５５６７具有２００ Ｑ的ＲＬ，所以如果设计 值偏离放大器的ＲＬ特性值＿爪多，线性度性能町 能出现偏差。 最后，将内部ＡＤＣ电容ＣＡＤＣ添加至 １０ Ｑ串联电阻后的并联电容，求帮助完成内部 ＡＤＣ采样网络反冲。这也提供ｒ软低通滤波来 减少任何折回带内的宽带谐波。 有关在放大器和ＡＤＣ之间形成抗混叠滤波 南等效电阻，如前所述。这通常又会反映在ＶＩＮ 器的更完整过程，参见ＣＮ一０２２７￣１ＣＮ一０２３８。 节点上，米 衡设备的输入，因为它是单端驱 使用上述标准开发出２ ＧＨｚ通带平坦度响应 动的。但是，为了改善偶数阶失真，ＶＩＮ＋节点 产品，以捕捉】ｓｔ和２ｎｄ余奎斯特区内的频率，假 上的２０ Ｑ用１ 保持所有宽带频率的低失真。这 设采样速率为２．５ ＧＳＰＳ。该设计的输入驱动规格 通过使用特定巾频约５００ ＭＨｚ完成，一或参见图 将为－８ ｄＢｍ或２５２ ｍＶ ｐ－ｐ，假设在１【）（】ＭＨｚ毖 ５测试示例。…于它是一个迭代的过程，所以会 准频率下具仃５０ Ｑ输入阻抗。这是放大器输入 有些乏味。相关放大器上ＳＥ￣ｌＪＤＩＦＦ转换的计算 要求转换器达到满量程的输入满量程电平。 和方程，参见ＡＤＡ４９３２数据于册。图６中所示为 信号链设计中最高２ ＧＨｚ输入频率的典型交流频 率扫描性能。 结论 值得注意的是，添加了５．１ ｎＨ电感与电源的 任任何直流耦合没计中，忽略转换器的共 正供电轨输入串联。这有助于通过捕捉和再循 模输入电压规格均可引起严重问题。如果使用 环放大器内部的这些不平衡电流来再次提高偶 了多个级别，信号链中的共模水平必须保持一 数阶线性度性能与频率。 致，以防止两个组件相互冲突。如果未正确耦 最后，需要针对放大器和ＡＤＣ之间的前端 合，其中一个将经常任各级问取胜，产生虚假 Ｂｗ优化接ｒ】。这通常也以迭代的方式完成。但 测量。 是，对１： 个ＩＣ之间某些值的设置有几点需注 对于交流耦合应用，需往两级之间使用一 意。为了 接门中获得最传ＢＷ，请遵循以下规 个耦合电容术打破这种共模不匹配。这样设计 则。 才能够优化放大器输出和ＡＤＣ输入的偏置。 ｉｆ－先，根据经验和／或ＡＤＣ数据手册建 否则，系统设计中需考虑双电源或电平转换电 议，选择一个反冲电阻器（ＲＫＢ）， （本例中为 路，如以上 流耦合设讣中的描述。ｃ＇￣－４７ｎ
